首页> 外文OA文献 >Simulation Study of Multiple FIN FinFET Design for 32nm Technology Node and Beyond

【2h】

Simulation Study of Multiple FIN FinFET Design for 32nm Technology Node and Beyond

机译：32nm技术节点及其超宽带多FIN FinFET设计仿真研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Edited T. Grasser; S. Selberherr September; Xinlin Wang; Andres Bryant; Omer Dokumaci; Phil Oldiges; Wilfried Haensch;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Simulation-Based Study of Hybrid Fin/Planar LDMOS Design for FinFET-Based System-on-Chip Technology [J] . Yi-Ting Wu, Fei Ding, Daniel Connelly, IEEE Transactions on Electron Devices . 2017,第10期

机译：基于仿真的基于FinFET的片上系统技术的混合Fin /平面LDMOS设计研究
2. A Simulation Study of NBTI Impact on 14-nm Node FinFET Technology for Logic Applications: Device Degradation to Circuit-Level Interaction [J] . Subrat Mishra, Hussam Amrouch, Jerin Joe, Electron Devices, IEEE Transactions on . 2019,第1期

机译：NBTI对用于逻辑应用的14 nm节点FinFET技术影响的仿真研究：器件降级到电路级交互
3. Simulation study of scaled In0.53Ga0.47As and Si FinFETs for sub-16 nm technology nodes [J] . Seoane N., Aldegunde M., Nagy D., Semiconductor science and technology . 2016,第7期

机译：16纳米以下技术节点的按比例缩放的In0.53Ga0.47As和Si FinFET的仿真研究
4. Systematic approach of FinFET based SRAM bitcell design for 32nm node and below [C] . Song S.C., Abu-Rahma M., Han B.M., IC Design and Technology, 2009. ICICDT '09 . 2009

机译：基于FinFET的32nm及以下节点的SRAM位单元设计的系统方法
5. Static Random-Access Memory Designs Based on Different Finfets at Lower Technology Node (7NM) [D] . Nizam, Athiya . 2019

机译：基于较低技术节点（7nm）的不同FINFET的静态随机存取存储器设计
6. Cohort Multiple Randomised Controlled Trials (cmRCT) design: efficient but biased? A simulation study to evaluate the feasibility of the Cluster cmRCT design [O] . Alexander Pate, Jane Candlish, Matthew Sperrin, 2016

机译：同类群组多项随机对照试验（cmRCT）设计：有效但有偏见？评估集群cmRCT设计可行性的仿真研究
7. Design and Performance Analysis of 4-bit Nano-processor Design for Low Area, Low Power and Minimum Delay Using 32nm FinFET Technology [O] . Sujata A. A, Lalitha. Y. S 2021

机译：低面积，低功耗和32NM FINFET技术设计和性能分析，低功耗和最小延迟
8. Options for Hardening FinFETS with Flowable Oxide Between Fins. [R] . Hughes, H., McMarr, P., Lee, J., 2017

机译：鳍片间可流动氧化物硬化FinFETs的选项。

Simulation Study of Multiple FIN FinFET Design for 32nm Technology Node and Beyond

著录项

引文网络

相似文献

相关主题

期刊订阅